

ประมวลผลรายวิชา (Course Syllabus)

1. รหัสวิชา 2110352
2. จำนวนหน่วยกิต 3 หน่วยกิต
3. ชื่อวิชา Computer System Architecture
4. คณะ/ภาควิชา คณะวิศวกรรมศาสตร์/ภาควิชาวิศวกรรมคอมพิวเตอร์
5. ภาคการศึกษา ภาคต้น
6. ปีการศึกษา 2552
7. ชื่อผู้สอน ผศ. ดร.เสีบสกุล พิภพมงคล (หัวหน้าวิชา)
ผศ. ดร.เฉลิมเอก อินทนากรวิวัฒน์
อ. ดร.เกริก กิรมย์โสภา
อ. ดร.กฤษิศา โจนันวิบูลย์ชัย
8. เงื่อนไขรายวิชา วิชาที่ต้องสอบผ่าน 2110251
9. สถานภาพของวิชา วิชาบังคับ
10. ชื่อหลักสูตร วิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมคอมพิวเตอร์
11. วิชาระดับ ปริญญาบัณฑิต
12. จำนวนชั่วโมงที่สอนต่อสัปดาห์ บรรยาย 3 หน่วยกิต
13. เนื้อหารายวิชา การวัดประสิทธิภาพ หน่วยประมวลผลกลาง การประมวลผลแบบขนานในระดับคำสั่ง การทำงานแบบไพพ์ไลน์ ซุปเปอร์สเกลาร์ ไดนามิกไพพ์ไลน์ หน่วยความจำ แคช และ หน่วยความจำเสมือน
14. ประมวลการเรียนรายวิชา (ดูเอกสารหน้าถัดไป)
15. รายชื่อหนังสืออ่านประกอบ
 - 15.1 “Computer Organization & Design: The Hardware/Software Interface, 2nd Edition”, Patterson and Hennessy.
 - 15.2 “Computer Architecture: A Quantitative Approach, 3rd Edition”, Hennessy and Patterson.
16. การวัดผล
 - กลางภาคการศึกษา 45 +/- 5%
 - ปลายภาคการศึกษา 55 +/- 5%

หมายเหตุ

***** นิสิตต้องติดตามเนื้อหาการเรียนการสอน การนัดสอบ ประกาศ หรือคำสั่งอื่นๆที่อาจารย์บอกในห้องเรียน จะอ้างว่ามาสาย ขาดเรียน หรือ “ไม่ได้ยิน ไม่ได้” *****

สัปดาห์ที่	เนื้อหารายวิชา
1	Introduction <ul style="list-style-type: none"> - Fundamentals of Computer Design - Technology and Computer Usage Trends - Cost, Price, and Their Trends
2	Performance Measurement <ul style="list-style-type: none"> - Performance and Price Performance - Amdahl's Law
3	Instruction Set Principles and Examples Part I <ul style="list-style-type: none"> - Instruction Set Classification - Memory Addressing - Operands - Control Flow
4	Instruction Set Principles and Examples Part II <ul style="list-style-type: none"> - Encoding an Instruction Set - Compiler and Optimization
5	The Processor: Data Path and Control Part I <ul style="list-style-type: none"> - Single-cycle Implementation - Building a Data Path
6	The Processor: Data Path and Control Part I <ul style="list-style-type: none"> - Control Signals - Drawbacks of Single Cycle CPU
7	The Processor: Data Path and Control Part III <ul style="list-style-type: none"> - Multi-cycle Implementation
8	The Processor: Data Path and Control Part IV <ul style="list-style-type: none"> - Microprogramming - Exceptions
9	Pipelining Part I <ul style="list-style-type: none"> - Pipeline Hazards - Pipelining Difficulty

10	Pipelining Part II <ul style="list-style-type: none"> - Pipelining Design
11	Pipelining Part III <ul style="list-style-type: none"> - Superscalar - Dynamic Scheduling
12	Memory Part I <ul style="list-style-type: none"> - Memory Hierarchy -
13	Memory Part II <ul style="list-style-type: none"> - Cache and Its Performance - Reducing Cache Miss Rate, Penalty, and Hit Time
14	Memory Part III <ul style="list-style-type: none"> - Main Memory and Virtual Memory - Protection and Examples
15	Review