.w 36
.a 31 35
.s 
dr	0
dpc	1
dir	2
dmar	3
dmdr	4
sr	5
spc	6
sir:ads	7
smar	8
smdr	9
st	10
sir:disp 11
ir:r0	12
ir:r1	13
ir:r2	14
ir:r12	15
r1p1    16
r2p1    17
rb	18
data	19
pass1	20
add	21
sub	22
add1	23
mrd	24
mwr	25
pc+1	26
u	27
mrdy	28
testcc	29
decode	30
.m
:ifetch	dmar spc ;
:w0	mrd mrdy /w0 ;
	dir smdr pc+1 decode ;
:load	dmar sir:ads ;
:w1	mrd mrdy /w1 ;
	dr smdr ir:r0 u /ifetch ;
:store	dmar sir:ads ;
	dmdr sr ir:r0 ;
:w2	mwr mrdy /w2 ;
	u /ifetch ;
:loadr 	dmar sr ir:r1 ;
:w3	mrd mrdy /w3 ;
	dr smdr ir:r2 u /ifetch ;
:storer	dmar sr ir:r2 ;
	dmdr sr ir:r1 ;
:w4	mwr mrdy /w4 ;
	u /ifetch ;
:mov	ir:r12 rb pass1 ;
	dr st ir:r2 u /ifetch ;
:add	ir:r12 rb add ;
	dr st ir:r1 u /ifetch ;
:cmp	ir:r12 rb sub u /ifetch ;
:inc	ir:r12 rb add1 ;
	dr st ir:r1 u /ifetch ;
:jmp	testcc /ifetch ;
	dpc sir:ads u /ifetch ;
:jal	dr spc ir:r0 ;
	dpc sir:ads u /ifetch ;
:jr	dpc sr ir:r1 u /ifetch ;
:addd	sir:disp r2p1 data add ;
	dmar st ;
:w5	mrd mrdy /w5 ;
	smdr r1p1 data add ;
	dr st ir:r1 u /ifetch ;
:trap   u /ifetch ;
.e
