วัตถุประสงค์

1. เพื่อให้นิสิตเข้าใจหลักการและสามารถพัฒนาโปรแกรมเพื่อสื่อสารกับ A/D และ D/A ได้
2. เพื่อให้นิสิตได้พัฒนาทักษะในการออกแบบและสังเคราะห์วงจรมากขึ้น

ทฤษฎีที่เกี่ยวข้อง

ในการบันทึกเสียงบนระบบ Digital ผู้ออกแบบจะต้องทำการแปลงข้อมูลเสียงซึ่งเป็น Analog ให้อยู่ในรูปแบบของ Digital ก่อนโดยอาศัยอุปกรณ์ A/D และเมื่อนำข้อมูลที่ได้มาบันทึกใน ROM หรือ RAM นั้น ควรจะมี Byte ที่เป็น Pointer บอกว่าจบค่าของข้อมูลที่บันทึกไว้ (ในทำนองเดียวกับค่า EOF ที่ตอนจบของแฟ้มข้อมูล) และเมื่อต้องการจะนำข้อมูล Digital มาเล่นเป็นเสียงให้นำข้อมูลดังกล่าวมาแปลงกลับเป็น Analog ผ่านอุปกรณ์ D/A ก่อน ทั้งนี้คุณภาพของเสียงที่บันทึกขึ้นอยู่กับความเร็วในการ Sampling สัญญาณ (ดูตาราง) และ หากต้องการให้บันทึกเสียงได้ความยาวมากๆ ให้ทำการบีบอัดข้อมูลก่อน แล้วจึงจะทำการบันทึกข้อมูลลง (Algorithm ในการบีบอัดข้อมูลมีหลายแบบทั้งนี้แบบที่นิยมมากที่สุดสำหรับระบบข้อมูลสียงในปัจจุบันคือ Mpeg Layer 3) อย่างไรก็ตาม Algorithm ในการบีบอัดเสียงบางวิธีอาจจะออกแบบเป็นฮาร์ดแวร์ได้ง่ายในขณะทีบางวิธีเหมาะสมที่จะทำเป็นซอฟต์แวร์เท่านั้น

การทดลอง

1. จงออกแบบและสร้างวงจรเพื่ออัดเสียง (อ่านข้อมูลจาก A/D บนแผงวงจร I/O) เข้ามาเก็บไว้ใน RAM และ นำข้อมูลใน RAM ออกมาแสดงยัง Speaker (ผ่าน D/A บนแผงวงจร I/O) ทั้งนี้เมื่อกดปุ่ม Reset ให้ทำการ Clear Buffer ใน RAM ให้หมด ระบบจะเริ่มทำการอัดเสียงเมื่อผู้ใช้ปรับ SW1(ของแผงวงจร I/O) เป็น Logic 0 หยุดการบันทึกเสียงเมื่อ SW1 เป็น Logic 1 และจะนำข้อมูลเสียงที่บันทึกไว้มาแสดงเมื่อผู้ใช้ปรับ SW2 (ของแผงจงจร I/O) เป็น Logic 0 ทั้งนี้ให้เล่นไปเรื่อยๆ จนกว่าจะหมดข้อมูลเสียงที่บันทึกไว้

หมายเหตุ

• นิสิตไม่จำเป็นจะต้องบีบอัดข้อมูลใดๆ แต่ให้ใช้ความถึ่ในการ Sampling ที่ประมาณ 8 KHz หรือมากกว่า
• ให้นิสิตฟังบรรยายสรุปเรื่องการปรับ FPGA Board ให้ทำงานเป็น In/Out ได้